本发明公开一种自对准抬升外基区锗硅异质结双极晶体管,为解决现有产品基极电阻R
1.一种自对准抬升外基区锗硅异质结双极晶体管,所述晶体管主要包括Si集电区、局部介质区、Si集电区和局部介质区上方的基区低电阻金属硅化物层、单晶锗硅外延基区和多晶锗硅基区、基区低电阻金属硅化物层上方的重掺杂多晶硅抬升外基区、单晶锗硅外延基区上方的重掺杂多晶硅发射区和发射区-基区隔离介质区、发射区-基区隔离介质区围成的发射区窗口下的重掺杂单晶发射区、接触孔介质层、发射极金属电极以及基极金属电极;其中,所述发射区-基区隔离介质区由衬垫氧化硅层和氮化硅侧墙构成,其特征在于:所述基区低电阻金属硅化物层一直延伸至发射区-基区隔离介质区外侧。
2.一种自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,所述方法至少包括下述步骤:
2.1制备第一导电类型的Si外延层,在所得Si外延层中形成局部介质区,Si外延层中未形成局部介质区的部分为Si集电区;
2.2在所得结构上淀积或者溅射金属层;
2.3在所得结构上淀积并形成第二导电类型的重掺杂第一多晶硅层;淀积第一氧化硅层;
2.4选择性地先后去掉第一氧化硅层、重掺杂第一多晶硅层和金属层的中间部分,露出Si集电区的中间部分;剩余的第一多晶硅层形成多晶硅抬升外基区。
2.5在Si集电区露出的表面上生长第二导电类型的单晶锗硅外延基区,同时在第二导电类型的重掺杂多晶硅抬升外基区和金属层露出的侧面上生长第二导电类型的多晶锗硅基区;
2.6淀积第二氧化硅层;至此形成第一窗口;
2.7在第一窗口内边缘形成氮化硅侧墙;
2.8去除未被氮化硅侧墙覆盖的第二氧化硅层,剩余的第二氧化硅层形成衬垫氧化硅层,衬垫氧化硅层和氮化硅侧墙构成发射区-基区隔离介质区,所述发射区-基区隔离介质区围成发射区窗口,露出单晶锗硅外延基区表面的中间部分;
2.9淀积第二多晶硅层,并将所述第二多晶硅层重掺杂为第一导电类型的第二多晶硅层;
2.10先后将部分第二多晶硅层和部分第一氧化硅层刻蚀掉,形成重掺杂的第一导电类型的多晶硅发射区;
2.11使金属层分别与其所接触的部分Si集电区、单晶锗硅外延基区、多晶锗硅基区和重掺杂多晶硅抬升外基区发生硅化反应,形成基区低电阻金属硅化物层;使步骤2.10形成的重掺杂的第一导电类型的多晶硅发射区中的杂质通过发射区窗口向下外扩散形成第一导电类型的重掺杂单晶发射区;
2.12淀积接触孔介质层,制备接触孔,引出发射极金属电极和基极金属电极。
3.根据权利要求2所述的自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,步骤2.1中在Si外延层中制备局部介质区的方法为挖槽再填充介质材料或局部氧化。
4.根据权利要求2所述的自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,步骤2.2中金属层的材质为钛、钴或镍中的一种;金属层的厚度为5nm至500nm之间。
5.根据权利要求2所述的自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,步骤2.3中形成第二导电类型的重掺杂第一多晶硅层的方法是利用剂量大于10¹⁴/cm²的离子注入或在第一多晶硅层的淀积过程中进行原位掺杂。
6.根据权利要求2所述的自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,步骤2.6中第二氧化硅层的厚度为5nm至50nm之间。
7.根据权利要求2所述的自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,步骤2.7中氮化硅侧墙的形成方法是先淀积氮化硅再进行各向异性刻蚀,所述侧墙的宽度在10nm到500nm之间。
8.根据权利要求2所述的自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,步骤2.9中将所述第二多晶硅层重掺杂为第一导电类型的第二多晶硅层的方法为在淀积多晶硅层过程中采用原位掺杂的方法,或者在淀积之后采用剂量大于10¹⁴/cm²的离子注入的方法。
9.根据权利要求2所述的自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,步骤2.11中形成基区低电阻金属硅化物层的方法为利用一次或者多次快速热退火工艺。
10.根据权利要求2所述的自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,步骤2.11中使重掺杂的第一导电类型的多晶硅发射区中的杂质通过发射区窗口向下外扩散形成第一导电类型的重掺杂单晶发射区的方法为利用上述形成基区低电阻金属硅化物层的一次或多次快速热退火工艺,或者利用在此之前或者之后的快速热退火或者其他热扩散推进工艺。技术领域
本发明涉及一种自对准抬升外基区锗硅异质结双极晶体管及其制备方法。
背景技术
平面硅双极晶体管是构建模拟集成电路的传统器件,但由于硅材料在速度上的先天劣势,历史上高频高速应用领域一直由砷化镓等III-V族化合物半导体器件主宰。窄禁带锗硅合金作为基区材料引入硅双极晶体管得到的锗硅异质结双极晶体管,在高频性能上有了很大的提高,同时还保持了硅基技术成本较低的优势,因此已经广泛应用于射频、微波和高速半导体器件基区集成电路领域,并部分替代了砷化镓等化合物半导体技术。双极晶体管的基极电阻R_B和集电极-基极电容C_BC一直是制约器件高频性能进一步提高的主要寄生参数,其对器件高频性能指标的影响可用如下简化的表达式描述。 f max = f T 8 π R B C BC ]]> 其中,f_T和f_max分别表示器件的截止频率和最高振荡频率。此外,R_B还是双极晶体管热噪声的主要来源。因此,为了提高器件的高频性能和改善器件的噪声性能,减小R_B一直是双极晶体管器件与工艺优化的重要任务之一。采用发射区-外基区自对准结构,即保证器件重掺杂外基区与发射区的间距不取决于而且一般来说远小于光刻允许的最小线宽或最小套刻间距,是减小R_B的有效途径之一。对于通过外延方式生长锗硅基区的异质结双极晶体管,自对准抬升外基区的器件结构满足了较厚的重掺杂外基区与发射区相对位置的自对准要求,因而成为当今高性能自对准锗硅异质结双极晶体管工艺的标准器件结构。实现这种自对准抬升外基区器件结构的工艺方案大致可分为两类。一类的特点是自对准抬升外基区形成于基区外延之后,主要是借助平坦化工艺实现自对准结构。另一类首先淀积重掺杂的多晶抬升外基区,并利用光刻和刻蚀工艺形成发射区窗口,然后再利用选择性外延工艺在已形成的发射区窗口内生长基区外延层并与事先形成的重掺杂外基区多晶悬臂对接。以上两类技术方案的共同缺点是工艺都比较复杂,前者需要昂贵的专用平坦化设备及工艺,后者由于其对器件性能起决定作用的基区需要采用工艺较难控制的选择性外延的方法来生长,从而可能引起相关的工艺质量控制问题,例如基区与预成形外基区之间通过选择性外延生长的连接基区中有可能出现空洞等缺陷的问题。因此,到目前为止,自对准抬升外基区锗硅异质结双极晶体管的器件结构及其工艺实现方案仍有待改进。
发明内容
为了克服上述的缺陷,本发明提出一种工艺简单且基极电阻R_B更小的自对准抬升外基区锗硅异质结双极晶体管。为达到上述目的,一方面,本发明提出一种自对准抬升外基区锗硅异质结双极晶体管,所述晶体管主要包括Si集电区、局部介质区、Si集电区和局部介质区上方的基区低电阻金属硅化物层、单晶锗硅外延基区和多晶锗硅基区、基区低电阻金属硅化物层上方的重掺杂多晶硅抬升外基区、单晶锗硅外延基区上方的重掺杂多晶硅发射区和发射区-基区隔离介质区、发射区-基区隔离介质区围成的发射区窗口下的重掺杂单晶发射区、接触孔介质层、发射极金属电极以及基极金属电极;其中,所述发射区-基区隔离介质区由衬垫氧化硅层和氮化硅侧墙构成,所述基区低电阻金属硅化物层一直延伸至发射区-基区隔离介质区外侧。另一方面,本发明提供一种自对准抬升外基区锗硅异质结双极晶体管制备方法,所述方法至少包括下述步骤:2.1制备第一导电类型的Si外延层,在所得Si外延层中形成局部介质区,Si外延层中未形成局部介质区的部分为Si集电区;2.2在所得结构上淀积或者溅射金属层;2.3在所得结构上淀积并形成第二导电类型的重掺杂第一多晶硅层;淀积第一氧化硅层;2.4选择性地先后去掉第一氧化硅层、重掺杂第一多晶硅层和金属层的中间部分,露出Si集电区的中间部分;剩余的第一多晶硅层形成多晶硅抬升外基区。2.5在Si集电区露出的表面上生长第二导电类型的单晶锗硅外延基区,同时在第二导电类型的重掺杂多晶硅抬升外基区和金属层露出的侧面上生长第二导电类型的多晶锗硅基区;2.6淀积第二氧化硅层;至此形成第一窗口;2.7在第一窗口内边缘形成氮化硅侧墙;2.8去除未被氮化硅侧墙覆盖的第二氧化硅层,剩余的第二氧化硅层形成衬垫氧化硅层,衬垫氧化硅层和氮化硅侧墙构成发射区-基区隔离介质区,所述发射区-基区隔离介质区围成发射区窗口,露出单晶锗硅外延基区表面的中间部分;2.9淀积第二多晶硅层,并将所述第二多晶硅层重掺杂为第一导电类型的第二多晶硅层;2.10先后将部分第二多晶硅层和部分第一氧化硅层刻蚀掉,形成重掺杂的第一导电类型的多晶硅发射区;2.11使金属层分别与其所接触的部分Si集电区、单晶锗硅外延基区、多晶锗硅基区和重掺杂多晶硅抬升外基区发生硅化反应,形成基区低电阻金属硅化物层;使步骤2.10形成的重掺杂的第一导电类型的多晶硅发射区中的杂质通过发射区窗口向下外扩散形成第一导电类型的重掺杂单晶发射区;2.12淀积接触孔介质层,制备接触孔,引出发射极金属电极和基极金属电极。特别是,步骤2.1中在Si外延层中制备局部介质区的方法为挖槽再填充介质材料或局部氧化。特别是,步骤2.2中金属层的材质为钛、钴或镍中的一种;金属层的厚度为5nm至500nm之间。特别是,步骤2.3中形成第二导电类型的重掺杂第一多晶硅层的方法是利用剂量大于10¹⁴/cm²的离子注入或在第一多晶硅层的淀积过程中进行原位掺杂。特别是,步骤2.6中第二氧化硅层的厚度为5nm至50nm之间。特别是,步骤2.7中氮化硅侧墙的形成方法是先淀积氮化硅再进行各向异性刻蚀,所述侧墙的宽度在10nm到500nm之间。特别是,步骤2.9中将所述第二多晶硅层重掺杂为第一导电类型的第二多晶硅层的方法为在淀积多晶硅层过程中采用原位掺杂的方法,或者在淀积之后采用剂量大于10¹⁴/cm²的离子注入的方法;特别是,步骤2.11中形成基区低电阻金属硅化物层的方法为利用一次或者多次快速热退火工艺。特别是,步骤2.11中使重掺杂的第一导电类型的多晶硅发射区中的杂质通过发射区窗口向下外扩散形成第一导电类型的重掺杂单晶发射区的方法为利用上述形成基区低电阻金属硅化物层的一次或多次快速热退火工艺,或者利用在此之前或者之后的快速热退火或者其他热扩散推进工艺。本发明自对准抬升外基区锗硅异质结双极晶体管的基区低电阻金属硅化物层一直延伸至发射区-基区隔离介质区外侧,从而使得基区低电阻金属硅化物层与重掺杂单晶发射区的距离为(考虑到重掺杂多晶硅发射区中杂质通过发射区窗口外扩散形成重掺杂单晶发射区过程中的杂质横向扩散以及基区低电阻金属硅化物形成过程中的横向生长,此距离应略微小于)由衬垫氧化硅层和氮化硅侧墙构成的发射区-基区隔离介质区的宽度,即衬垫氧化硅层厚度和氮化硅侧墙宽度之和。可见,所述距离不受光刻最小套准间距尺寸的限制,而且可以通过优化工艺充分减小这一距离,即实现了自对准锗硅异质结双极晶体管器件结构,能够有效减小器件的基极电阻。本发明器件的多晶硅抬升外基区16的掺杂即便采用离子注入的方式,离子注入引起的损伤区域也可以保证远离单晶锗硅外延基区20(通过限制离子注入的能量来控制注入深度),况且该多晶硅抬升外基区还可以采用完全不引入注入损伤的原位掺杂,所以这种器件结构有利于抑制杂质的TED(瞬态增强扩散)、尽量减小单晶锗硅外延基区20中通过外延原位掺杂的杂质由于其后热开销引起的杂质再分布,从而保证优良的器件性能。由于上述延伸至发射区-基区隔离介质区外侧、与重掺杂单晶发射区间距足够小的基区低电阻金属硅化物层的薄层电阻非常小,通常远小于重掺杂单晶或多晶硅或锗硅的薄层电阻,所以与通常的自对准锗硅异质结双极晶体管相比,本发明器件可以获得更小的基极电阻R_B,从而能够进一步提高器件的噪声和射频微波功率性能。本发明自对准抬升外基区锗硅异质结双极晶体管制备方法由于是利用金属硅化物工艺来实现自对准器件结构,因而无需采用通常的自对准锗硅异质结双极晶体管制备过程中必需的复杂工艺步骤,可以有效降低工艺复杂度和制造成本。
附图说明
图1~图12为本发明的工艺流程示意图。
具体实施方式
下面结合说明书附图和实施例对本发明做详细描述。如图12所示,本发明自对准抬升外基区锗硅异质结双极晶体管主要包括Si集电区10、局部介质区12、Si集电区10和局部介质区12上方的基区低电阻金属硅化物层32、单晶锗硅外延基区20和多晶锗硅基区22、基区低电阻金属硅化物层32上方的重掺杂多晶硅抬升外基区16、单晶锗硅外延基区20上方的重掺杂多晶硅发射区29和发射区-基区隔离介质区、发射区-基区隔离介质区围成的发射区窗口下的重掺杂单晶发射区38、接触孔介质层40、发射极金属电极42以及基极金属电极44;其中,所述发射区-基区隔离介质区由衬垫氧化硅层25和氮化硅侧墙26构成,基区低电阻金属硅化物层32一直延伸至发射区-基区隔离介质区外侧。本发明的器件结构因为由金属层14经过硅化反应生成的基区低电阻金属硅化物32一直延伸到由衬垫氧化硅层25和氮化硅侧墙26构成的发射区-基区隔离介质区的外侧,从而使得基区低电阻金属硅化物层32与重掺杂单晶发射区38的间距仅等于(考虑到形成重掺杂单晶发射区38过程中杂质的横向扩散效应以及基区低电阻金属硅化物形成过程中的横向生长,应该略小于)衬垫氧化硅层25的厚度和氮化硅侧墙26的宽度之和。无论是衬垫氧化硅层25的厚度还是氮化硅侧墙26的宽度都与光刻工艺无关,因而可以不受限于而且可以远小于最小光刻套准间距。所以,基区低电阻金属硅化物层32与重掺杂单晶发射区38的间距就可以不受限于而且可以远小于最小光刻套准间距。因此,本发明所提出的利用金属硅化物和选择性锗硅外延实现自对准抬升外基区的锗硅异质结双极晶体管的器件结构属于自对准结构,因而相比背景技术所涉及的普通非自对准器件结构可以获得更小的基极电阻R_B。而且,即使是背景技术涉及到的自对准器件,往往也只能保证重掺杂锗硅基区或者重掺杂多晶抬升外基区与重掺杂单晶发射区之间的自对准,而不能保证基区低电阻金属硅化物层与重掺杂单晶发射区间距的最小化,而本发明提出的器件结构直接保证了基区低电阻金属硅化物层32与重掺杂单晶发射区38的自对准及其间距的最小化,由于低电阻金属硅化物层的薄层电阻通常远小于重掺杂单晶或多晶硅或锗硅的薄层电阻,因此即使相比于背景技术所涉及的自对准器件,本发明提出的器件仍然可以进一步减小基极电阻R_B,进而能够进一步优化器件的速度、噪声和射频微波功率性能。制备本发明自对准抬升外基区锗硅异质结双极晶体管的步骤如下:如图1所示,在半导体衬底(图中未画)上面制备第一导电类型的Si外延层。为了减小基区与集电区之间的电容C_BC,可通过挖浅槽再填充介质材料的办法或局部氧化的方法在Si外延层中的部分区域内形成局部介质区12。局部介质区12一般为氧化硅,但并不限于此。形成局部介质区12之后的剩余的第一导电类型的Si外延层区域成为Si集电区10。如图2所示,淀积或溅射金属层14,该金属可以是但不限于是钛、钴或镍,厚度在5nm到500nm之间。如图3所示,淀积第一多晶硅层16,并通过其后的剂量大于10¹⁴/cm²的离子注入或在上述淀积过程中采用原位掺杂的方法将其重掺杂为第二导电类型的第一多晶硅层16,然后再淀积第一氧化硅层18。如图4所示,通过光刻工艺选择性地先后去掉第一氧化硅层18、第一多晶硅层16和金属层14的中间部分,露出Si集电区的中间部分。剩余的第一多晶硅层称为多晶硅抬升外基区16。如图5所示,利用原位掺杂选择性外延工艺生长第二导电类型的锗硅基区,即在Si集电区10露出的表面上生长第二导电类型的单晶锗硅外延(一般是包含硅和锗硅的多层外延材料)基区20,同时在第二导电类型重掺杂多晶硅抬升外基区16和金属层14露出的侧面上生长第二导电类型的多晶锗硅(一般是包含硅和锗硅的多层多晶材料)基区22。如图6所示,淀积第二氧化硅层24,厚度在5nm到50nm之间。至此形成的窗口称为第一窗口23。如图7所示,通过先淀积一层氮化硅、然后再利用各向异性刻蚀的方法在第一窗口23的边缘形成氮化硅侧墙26,该氮化硅侧墙26宽度在10nm到500nm之间。如图8所示,在氮化硅侧墙26的掩蔽下,利用湿法腐蚀去除第二氧化硅层24未被氮化硅侧墙26覆盖的部分形成衬垫氧化硅层25,衬垫氧化硅层25和氮化硅侧墙26构成发射区-基区隔离介质区,发射区-基区隔离介质区围成发射区窗口,露出单晶锗硅外延基区20的中间部分。如图9所示,淀积第二多晶硅层28,并通过其后剂量大于10¹⁴/cm²的离子注入或在上述淀积过程中采用原位掺杂的方法将其重掺杂为第一导电类型的第二多晶硅层28。如图10所示,通过光刻工艺先后将部分第二多晶硅层28和部分第一氧化硅层18刻蚀掉,形成重掺杂的第一导电类型的多晶硅发射区29。如图11所示,利用一次或多次快速热退火工艺,使金属层14和与其接触的部分Si集电区10、单晶锗硅外延基区20、多晶锗硅基区22和重掺杂多晶硅抬升外基区16发生硅化反应,形成基区低电阻金属硅化物层32。所述金属硅化物层可以是但不限于钛硅化物、钴硅化物或镍硅化物。与此同时、或先于、或后于上述金属硅化物工艺,利用热退火工艺或者热扩散推进工艺使重掺杂的第一导电类型的多晶硅发射区29中的杂质通过发射区窗口向下外扩散形成第一导电类型的重掺杂单晶发射区38。如图12所示,可采用常规的半导体器件及其集成电路后道工艺,包括接触孔介质层淀积、接触孔光刻和刻蚀、以及金属层溅射、光刻和刻蚀等等,最终完成器件制备的工艺流程,其中40为接触孔介质层、42和44分别为发射极金属电极和基极金属电极。考虑到本发明对集电极引出方式没有任何限制,因此在以上具体实施方案工艺流程图中均未演示集电区的引出电极。实际上,如果衬底(图中未画出)是重掺杂的第一导电类型的Si晶圆的话,集电极可从重掺杂的衬底背面引出;如果衬底是第二导电类型的Si晶圆的话,则集电极可通过在第二导电类型衬底上面形成第一导电类型的重掺杂埋层及重掺杂集电极Sinker等常规工艺,最终利用金属连线从晶圆正面引出。本发明提出的器件制备工艺非常简单,因此具备器件加工制造工艺复杂度低、成本低廉的优点。优选实施例:如图1至12所示,半导体衬底构成的Si外延层中通过挖浅槽再填充介质材料的办法在表面形成局部介质区12,没有形成局部介质区的部分形成了Si集电区10。局部介质区12的材质为氧化硅。在所得结构上溅射50nm厚的钛金属层14。淀积第一多晶硅层16,在淀积过程中采用原位掺杂的方法将其重掺杂为第二导电类型的第一多晶硅层16,然后再淀积第一氧化硅层18。通过光刻工艺有选择性地先后去掉第一氧化硅层18、重掺杂的第一多晶硅层16和钛金属层14的中间部分,露出下面的Si集电区10的中间部分。剩余的第一多晶硅层称为多晶硅抬升外基区16。利用原位掺杂选择性外延工艺在Si集电区10露出的表面上生长第二导电类型的单晶锗硅外延(一般是包含硅和锗硅的多层外延材料)基区20,同时在第二导电类型重掺杂多晶硅抬升外基区16和钛金属层14露出的侧面上生长第二导电类型的多晶锗硅(一般是包含硅和锗硅的多层多晶材料)基区22。淀积10nm厚的第二氧化硅层24。至此形成的窗口称为第一窗口23。通过先淀积一层氮化硅、然后再利用各向异性刻蚀的方法在第一窗口23的边缘形成氮化硅侧墙26,该侧墙宽度在100nm。在氮化硅侧墙26的掩蔽下,利用湿法腐蚀去除第二氧化硅层24未被氮化硅侧墙26覆盖的部分,形成衬垫氧化硅层25,衬垫氧化硅层25和氮化硅侧墙26构成发射区-基区隔离介质区,发射区-基区隔离介质区围成发射区窗口,露出单晶锗硅外延基区20的中间部分。淀积第二多晶硅层28,并通过其后的剂量为5×10¹⁵/cm²的离子注入将其重掺杂为第一导电类型的第二多晶硅层28。通过光刻工艺先后将部分第二多晶硅层28和部分第一氧化硅层18刻蚀掉,形成重掺杂的第一导电类型的多晶硅发射区29。利用两次快速热退火工艺使钛金属层14和与其接触的部分Si集电区10、单晶锗硅外延基区20、多晶锗硅基区22和重掺杂多晶硅抬升外基区16发生硅化反应,形成基区低电阻钛硅化物层32。与此同时,利用热退火工艺使重掺杂的第一导电类型的多晶硅发射极中的杂质通过发射区窗口向下外扩散形成第一导电类型的重掺杂单晶发射区38。淀积接触孔介质层40,进行接触孔光刻和刻蚀;溅射、光刻和刻蚀互连金属层,形成发射极金属电极42和基极金属电极44。最终完成器件制备的工艺流程。以上,仅为本发明的较佳实施例,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求所界定的保护范围为准。